Filtros de búsqueda

Lista de obras de Huang-Siang Lan

Asymmetric Keep-Out Zone of Through-Silicon Via Using 28-nm Technology Node

artículo científico publicado en 2015

Band calculation of lonsdaleite Ge

artículo científico publicado en 2016

Compact modeling and simulation of TSV with experimental verification

artículo científico publicado en 2016

Electron Mobility in Junctionless Ge Nanowire NFETs

artículo científico publicado en 2016

High mobility high on/off ratio C-V dispersion-free Ge n-MOSFETs and their strain response

artículo científico publicado en 2010

High performance Ge junctionless gate-all-around NFETs with simultaneous I on =1235 μA/μm at V ov =V ds =1V, SS=95 mV/dec, high I on /I off =2×106, and reduced noise power density using S/D dopant recovery by selective laser annealing

artículo científico publicado en 2016

High-Mobility CVD-Grown Ge/Strained Ge0.9Sn0.1/Ge Quantum-Well pMOSFETs on Si by Optimizing Ge Cap Thickness

artículo científico publicado en 2017

In-situ doped and tensily stained ge junctionless gate-all-around nFETs on SOI featuring I on = 828 µA/µm, I on /I off ∼ 1×10 5 , DIBL= 16–54 mV/V, and 1.4X external strain enhancement

artículo científico publicado en 2014

Interfacial layer-free ZrO 2 on Ge with 0.39-nm EOT, κ∼43, ∼2×10 −3 A/cm 2 gate leakage, SS =85 mV/dec, I on /I off =6×10 5 , and high strain response

artículo científico publicado en 2012

Mobility calculation of Ge nanowire junctionless NFETs with size and geometry dependence

artículo científico publicado en 2018

Record high mobility (428cm2/V-s) of CVD-grown Ge/strained Ge 0.91 Sn 0.09 /Ge quantum well p-MOSFETs

artículo científico publicado en 2016

Strained Ge 0.91 Sn 0.09 Quantum Well p-MOSFETs

artículo científico publicado en 2016

Dominio Público Uruguay está sostenido por:

Acerca de Dominio Público Uruguay

Ayuda