Layout-Aware Multi-Cell Upsets Effects Analysis on TMR Circuits Implemented on SRAM-Based FPGAs

Imagen
Descripción
Autoría	autor: Luca Sterpone
Fecha de publicación	octubre 2011
Idioma
País de origen
Enlace a Wikipedia
Estatus de derecho de autor	Desconocido
¿Datos faltantes/errados?	Editar ítem de Wikidata